如何实现同步时序电路的初始化是时序电路测试中的关键问题。
本文提出异步时序电路的设计方法。
D触发器的设计主要用在时序电路中。
解释并计算单时钟时序电路的*能特征。
等价验*可以分为组合电路的等价验*和时序电路的等价验*。
时序电路测试生成算法产生的向量存在冗余。
对异步时序电路的分析和使用是一个比较困难的问题，所以，异步时序电路的实际应用范围远不如同步时序电路。
面向逻辑级描述的同步时序电路 ,以触发器为核的电路划分算法BWFSF将电路划分为大功能块 .
提出了在SPICE中建立数字时序电路宏模型的新方法。
本文提出交叉耦合绝热动态触发器及其同步时序电路综合方法
本文提出三值触发器串接时序电路，用实例阐述综合方法。
本文提出一种异步时序电路设计的符号卡诺图的新方法。
在数字电路中，数字频率计属于时序电路，它主要由具有记忆功能的触发器构成。
重点介绍了其时序电路的技术要求，设计考虑和电路的工作原理，并给出了测试结果
为提高时序电路的测试生成效率，该文提出一种新的基于蚂蚁算法和遗传算法的时序电路测试矢量生成算法。
基于无复位时序电路，[]详细研究了有复位状态的同步电路测试生成问题及在无复位电路中的应用。
基于无复位时序电路，详细研究了有复位状态的同步电路测试生成问题及在无复位电路中的应用。
一百在异步时序电路设计中，它将时钟方程和状态方程的求解归在统一的符号卡诺图上进行
该方法之关键在于直接从时序电路的状态转换图（STD）获得J-K、D和T触发器的激励方程式。
此外，为了避免高速时序电路中常见的时钟偏差，时钟通道采用负时钟偏差系统，并在时钟树中放置了缓冲器
本文提出了一种高效的时序电路测试生成算法，该算法是建立在自适应算法的基础上，并使用了十七值逻辑模型。
该方法首先求出时序电路中各触发器的次态表达式，然后把各次态表达式表示在同一张卡诺图上，最后再把它转换成状态图。
从介绍触发器广义特*方程入手，阐述了应用它分析异步时序电路的原理和方法，并举例说明了应用。
