D触发器的设计主要用在时序电路中。
三态八路总线收发器和D触发器。高*能硅栅CMOS。
六角D触发器与普通时钟和复位失败。高*能硅栅CMOS。
然后，根据移位寄存器的功能特*，以五值D触发器为核心器件，设计了五值双向移位寄存器。
快甄别电路由高速砷化镓隧道二极管组成，快计数电路由ECL超高速D触发器组成。
利用维持阻塞型D触发器，能够设计*能更好的去抖电路。这里所指的*能更好，是相对于以RS与非门触发器为主要部件的去抖电路而言。
该芯片的判决电路采用SCFL(源级耦合晶体管逻辑)的D触发器结构，根据矢量叠加原理设计，采用差动电流放大器构成可调移相器。
用门电路和D触发器设计了一个保险箱暗码锁控制线路，并对其设计思路、设计方法和设计过程进行了全面详细地介绍。
